

繳交期限：5/21 晚上 11:59 前

繳交格式：103360001_李奇樺.pdf

上傳位置：Homework\Upload\ (繳交 5 月 21 日) Homework
Verilog1

繳交內容：

- 1) 班級、學號、姓名
- 2) 讀書會，包含：組員姓名、討論時間、地點、照片或是
線上討論 截圖
- 3) 上課 Lab 與 Homework
包含: 1.畫面截圖結果 2.畫面截圖程式碼並解釋
(*Lab 與 Homework 講義中也有)
- 4) 心得報告

重要事項

- 1) 每個人都要繳交
- 2) 缺繳或遲交作業超過一次，這學期成績一定不及格

Lab 1

YiHua,Chiang

Divide by 2 Counter

```
module clk_div (clk_in, enable, reset, clk_out);
    // -----Port Declaration-----
    input          clk_in          ;
    input          reset           ;
    input          enable          ;
    output         clk_out         ;
    //-----Port data type declaration---
    wire           clk_in          ;
    wire           enable          ;
    //-----Internal Registers-----
    reg            clk_out         ;

    //-----Code Starts Here-----
    always @ (posedge clk_in)
        if (reset)
            clk_out <= 1'b0;
        else if (enable)
            clk_out <= ! clk_out ;
endmodule
```

FB ETLab 、 www.armtech.tw

YiHua,Chiang¹⁵

Lab 2

YiHua,Chiang

LAB:Clock Divide by 3

- 目的:Clock作為輸入，並將Clock輸入除3。
- 摘要: Clock輸入的頻率為50 MHz，則輸出的頻率將為16.66 MHz
- 描述:編寫帶有Clock和Reset輸入的Verilog程式。
 - 它具有可以稱為clk_out的輸出。clk_out也是一個Clock，其頻率是輸入Clock頻率的三分之一。
 - 它具有同步Reset，如果Reset為1，則將其clk_out重置為0。



FB ETLab 、 www.armtech.tw

YiHua,Chiang³⁸

Homework 1

YiHua,Chiang

- Homework:

1. Behavioral modeling of 4-bit Full Adder;

